Bug graphique Sega SpaceTactics

[gc339]

Je vais prendre tous les signaux provenant des trois circuits  me faut il un autre analyseur où celui que je possède suffit  où faut il que je prenne le signal à l'oscilloscope

Difficile d'analyser finement le timing des signaux issus de la micro machine avec un analyseur logique car il faudrait pouvoir la comparer à celle d'une autre carte fonctionnelle.
Le plus simple est déjà de s'assurer du contenu des deux PROMs fusibles 118 et 123.
Les autres vérifications peuvent se faire à l'oscilloscope, il faut être sûr que toutes les sorties des circuits de la "master clock" (portes, compteurs, latches, PROMs ...) délivrent des niveaux logiques conformes à ceux de la logique TTL, c'est à dire zéro logique < 0,5 volt, niveau 1 > 2,4 volts et que les fronts des signaux soient bien raides et exempts de "glitches".
Sinon avec l'analyseur logique, il est toujours possible de vérifier que les sorties des latches reproduisent l'état présent sur leurs entrées à chaque coup d'horloge, que les compteurs évoluent correctement, que les multiplexeurs aiguillent effectivement les entrées sélectionnées vers les sorties...
Sinon la fréquence d'échantillonnage de l'analyseur doit toujours être supérieure à la récurrence des signaux observés. Plus le rapport sera grand, plus précis pourra être observé le positionnement dans le temps d'un signal par rapport à un autre.

[gottlieb]

Merci GC339 

Les autres vérifications peuvent se faire à l'oscilloscope, il faut être sûr que toutes les sorties des circuits de la "master clock" (portes, compteurs, latches, PROMs ...) délivrent des niveaux logiques conformes à ceux de la logique TTL, c'est à dire zéro logique < 0,5 volt, niveau 1 > 2,4 volts et que les fronts des signaux soient bien raides et exempts de "glitches".
Sinon avec l'analyseur logique, il est toujours possible de vérifier que les sorties des latches reproduisent l'état présent sur leurs entrées à chaque coup d'horloge, que les compteurs évoluent correctement, que les multiplexeurs aiguillent effectivement les entrées sélectionnées vers les sorties...
Sinon la fréquence d'échantillonnage de l'analyseur doit toujours être supérieure à la récurrence des signaux observés. Plus le rapport sera grand, plus précis pourra être observé le positionnement dans le temps d'un signal par rapport à un autre.

En étant bien guidé, il n'y a pas de problèmes pour effectuer les tests 

Difficile d'analyser finement le timing des signaux issus de la micro machine avec un analyseur logique car il faudrait pouvoir la comparer à celle d'une autre carte fonctionnelle.
Le plus simple est déjà de s'assurer du contenu des deux PROMs fusibles 118 et 123.

Là ça se complique   
Trouver une autre carte fonctionnelle pour comparer, il est vrai que c'est quasi impossible (je n'ai pas dit impossible)

Pour ce qui est de la lecture des proms et éventuellement de me programmer des nouvelles, il faut que je trouve une personne qui puisse  me le faire (j'ai quelques pistes locale à voir ) où les remplacer comme F4brice par des éproms  ????

[f4brice]

Je dois pouvoir te programmer certaines références de PROM à fusibles, mais pas toutes.
Donne-moi une ou plusieurs références, et je te dirai si c'est possible ou pas.

Pour le contenu de chaque PROM, as-tu regardé dans Mame ?

ROM_START( stactics )
   ROM_REGION( 0x10000, "maincpu", 0 )
   ROM_LOAD( "epr-218x",     0x0000, 0x0800, CRC(b1186ad2) SHA1(88929a183ac0499619b3e07241f3b5a0c89bdab1) )
   ROM_LOAD( "epr-219x",     0x0800, 0x0800, CRC(3b86036d) SHA1(6ad5e14dcfdbc6d2a0a32ae7f18ce41ab4b51eec) )
   ROM_LOAD( "epr-220x",     0x1000, 0x0800, CRC(c58702da) SHA1(93936c46810722d435f9ddb0641defb741743dee) )
   ROM_LOAD( "epr-221x",     0x1800, 0x0800, CRC(e327639e) SHA1(024929b65c71eaeb6d234a14d7535a7d5b98b8d3) )
   ROM_LOAD( "epr-222y",     0x2000, 0x0800, CRC(24dd2bcc) SHA1(f77c59beccc1a77e3bfc2928ff532d6e221ff42d) )
   ROM_LOAD( "epr-223x",     0x2800, 0x0800, CRC(7fef0940) SHA1(5b2af55f75ef0130f9202b6a916a96dbd601fcfa) )

   ROM_REGION( 0x1040, "proms", 0 )
   ROM_LOAD( "pr54",         0x0000, 0x0800, CRC(9640bd6e) SHA1(dd12952a6591f2056ac1b5688dca0a3a2ef69f2d) )      /* color/priority PROM */
   ROM_LOAD( "pr55",         0x0800, 0x0800, CRC(f162673b) SHA1(83743780b6c1f8014df24fa0650000b7cb137d92) )      /* timing PROM (unused)    */
   ROM_LOAD( "pr65",         0x1000, 0x0020, CRC(a1506b9d) SHA1(037c3db2ea40eca459e8acba9d1506dd28d72d10) )      /* timing PROM (unused)    */
   ROM_LOAD( "pr66",         0x1020, 0x0020, CRC(78dcf300) SHA1(37034cc0cfa4a8ec47937a2a34b77ec56b387a9b) )      /* timing PROM (unused)    */

   ROM_REGION( 0x0820, "user1", 0 )
   ROM_LOAD( "epr-217",      0x0000, 0x0800, CRC(38259f5f) SHA1(1f4182ffc2d78fca22711526bb2ae2cfe040173c) )      /* LED fire beam data      */
   ROM_LOAD( "pr67",         0x0800, 0x0020, CRC(b27874e7) SHA1(c24bc78c4b2ae01aaed5d994ce2e7c5e0f2eece8) )      /* LED timing ROM (unused) */
ROM_END

Il existe 4 PROMs présentes dans le dump Mame, inutilisées par Mame mais néanmoins bien présentes ! 

A propos de la "régularité" du signal CLOCK mesurée par ton analyseur logique, tu ne peux rien conclure avec cette mesure.
Tu échantillonnes un signal de 15 MHz avec un appareil qui fonctionne à 16 MHz.
Il ne faut pas espérer obtenir une mesure fiable.
Je ne dis pas "ça fonctionne" ou "ça ne fonctionne pas"... Je dis juste "tu ne peux prien conclure". 

[f4brice]

Les PROMs qui génèrent les signaux critiques de timing sont IC123 et IC118 (des 74S288 de chez National d'après la doc).
Elles sont libellées "PR65" et "PR66", donc bien présentes dans le dump Mame.
Voici des équivalents :

• 82S123 de chez Signetics
• 27S19 de chez AMD
• 6331 de chez MMI
• 18S030 de chez Texas
• 7603 de chez Harris
• 7112 de chez Fujitsu

[gottlieb]

Merci F4brice 

Le set mame, je le possède déjà 

Pour la référence des proms, tu as répondu à ta question  Il y a juste PR55 et PR54(IC128 et 68) qui sont des  MI67643T-5

Dans la partie, contrôle, on peut exclure PR67 et l'éprom 217 qui gèrent eux, la partie laser et qui est fonctionnelle  C'est pour cela, que je voulais également faire des tests pour savoir ce que gèrent chaque Proms et Eproms en les ôtant une par une et voir ce qui se passait ou était supprimé   

Si tu as la possibilité de me programmer PR65 et PR66 dis le moi, je commande ce que tu me dis et te les fait parvenir 

Pour ce qui est des Eproms, leurs références est MB8516 de chez Fujitsu et on comme correspondance des 2716 

La borne va finir par revivre (elle est quand même plus ou moins jouable) et je vais finir par comprendre la logique de cette carte 

Merci

Gottlieb

[gc339]

Pour la référence des proms, tu as répondu à ta question  Il y a juste PR55 et PR54(IC128 et 68) qui sont des  MI67643T-5

Sur le schéma ce sont des 1024×4 référence uPB426 (ou µPB426) de marque NEC : http://home.hccnet.nl/w.geeraert/pdf515/uPB406__uPB426.pdf
Avec pour équivalents : 63S440, SN74S476, HM7643, TBP24S41... liste non exhaustive.

[gottlieb]

Merci GC pour ce complément d'info 

En fait, je me rend compte d'une grosse erreur de ma part 
Je regarde les schémas et essais de les comprendre  Mais lorsqu'il s'agit de chercher la référence d'un composant, je regarde ce qui est marqué  sur celui de la PCB et je  galère avec certaines références,  alors que si je prenais l'habitude de lire en complément les références marquées  sur le schéma ce serait moins galère   

Il faut vraiment que je perde cette habitude 

[gottlieb]

Bonjour,

Le contenu des Eproms a été comparé à celui de Mame et je peux affirmer qu'il n'y a aucune différence 

Reste les proms à vérifier ou à changer  Et contrôler le circuit "Master clock" 

[gottlieb]

Travail de cet après-midi 

Liste des composants utilisé pour la partie "MASTER CLOCK: TIMING CIRCUIT" et recherche de leurs datasheet 

74LS74 : IC134, IC130
74LS153 : IC89, IC90, IC91
74LS175 : IC116, IC117, IC121, IC122, IC144
74LS10 IC129
74S04 : IC110, IC143
74LS86 : IC105
74393 : IC124, IC128
7416 : IC49

Gottlieb

[gc339]

Le contenu des PROMs du séquenceur. Apparemment il y a une inversion entre PR65 et PR66 si l'on se réfère au quartet de droite qui doit contenir les 4 bits de poids faible du séquenceur (µ machine)
Les huit dernières lignes sont à zéro et le séquenceur ne devrait jamais les adresser. Si cela devait arriver accidentellement, la ligne 0 du séquenceur serait adressée au coup d'horloge suivant et il reprendrait alors son déroulement normal.

Concaténation ligne/ligne du contenu des PROMs, affichage en hexadémal et en binaire. Les 5 bits de droite représente l'adresse de la nouvelle ligne qui sera chargée au prochain coup d'horloge :

5DE1 ≡ 0101.1101.111  0.0001 (Adr. 01 ) 7C02 ≡ 0111.1100.000  0.0010 (Adr. 02 ) 78A3 ≡ 0111.1000.101  0.0011 (Adr. 03 ) F8E4 ≡ 1111.1000.111  0.0100 (Adr. 04 ) F8C5 ≡ 1111.1000.110  0.0101 (Adr. 05 ) B9E6 ≡ 1011.1001.111  0.0110 (Adr. 06 ) B9E7 ≡ 1011.1001.111  0.0111 (Adr. 07 ) 19C8 ≡ 0001.1001.110  0.1000 (Adr. 08 ) 5DE9 ≡ 0101.1101.111  0.1001 (Adr. 09 ) 7CEA ≡ 0111.1100.111  0.1010 (Adr. 0A ) 78CB ≡ 0111.1000.110  0.1011 (Adr. 0B ) 7AEC ≡ 0111.1010.111  0.1100 (Adr. 0C ) 7AED ≡ 0111.1010.111  0.1101 (Adr. 0D ) 3BCE ≡ 0011.1011.110  0.1110 (Adr. 0E ) 3BEF ≡ 0011.1011.111  0.1111 (Adr. 0F ) 19F0 ≡ 0001.1001.111  1.0000 (Adr. 10 ) 5DD1 ≡ 0101.1101.110  1.0001 (Adr. 11 ) 74F2 ≡ 0111.0100.111  1.0010 (Adr. 12 ) 78F3 ≡ 0111.1000.111  1.0011 (Adr. 13 ) 7AD4 ≡ 0111.1010.110  1.0100 (Adr. 14 ) 7AF5 ≡ 0111.1010.111  1.0101 (Adr. 15 ) 3BF6 ≡ 0011.1011.111  1.0110 (Adr. 16 ) 2BD7 ≡ 0010.1011.110  1.0111 (Adr. 17 ) 19E0 ≡ 0001.1001.111  0.0000 (Adr. 00 )

Transposition lignes/colonnes de la matrice :

0001 1110 0000 0000 0000 0000 1111 1000 1111 1000 1111 1000 0111 1110 0111 1110 0111 1110 1111 1111 1111 1111 1111 1101 1111 1111 1111 1111 1011 1111 1100 0000 1100 0000 1100 0000 0000 0000 0001 1110 0001 1110 1000 0111 1000 0111 1000 0111 1011 1111 1111 1111 1111 1111 1001 1111 1111 1111 1111 1111 1011 0110 1101 1011 0110 1101 0000 0000 0000 0001 1111 1110 1234 5678 9ABC DEF0 1234 5670 577F FBB1 5777 7331 5777 7321 DC88 8999 DC8A ABB9 D48A ABB9 E0AE CEEC EECE ECEF DFFD FFDE 1234 5678 9ABC DEF0 1234 5670

Chronogramme des signaux issus du séquenceur, correspondent aux sorties "Q" des LS175, à inverser pour les sorties "Q/".

┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌ ──█┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘ CLK des LS175          ┌───────┐                                       ┌───────┐ ─────────┘       └───────────────────────────────────────┘       └──────────────────────────────────   █0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0█0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0█  WR TIMING    ┌─────────┐     ┌─────────┐     ┌─────────┐     ┌─────────┐     ┌─────────┐     ┌─────────┐     ┌ ───┘         └─────┘         └─────┘         └─────┘         └─────┘         └─────┘         └─────┘   █1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0█1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0█  CAS/      ┌───────────┐   ┌───────────┐   ┌───────────┐   ┌───────────┐   ┌───────────┐   ┌───────────┐ ─────┘           └───┘           └───┘           └───┘           └───┘           └───┘           └──   █0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0█0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0█  N1    ┌───────────────────────────────────────────┐ ┌─────────────────────────────────────────────┐ ┌──   ───┘                                           └─┘                                             └─┘   █1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1█1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1█  CLK LS74 en 130    ┌─────────────────────────────────┐ ┌─────────────────────────────────────────────┐ ┌──────────── ───┘                                 └─┘                                             └─┘   █1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1█1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1█  MSB/    ┌───┐           ┌───┐           ┌───┐           ┌───┐           ┌───┐           ┌───┐           ┌ ───┘   └───────────┘   └───────────┘   └───────────┘   └───────────┘   └───────────┘   └───────────┘   █1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0█1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0█  RAS/                          ┌───────┐       ┌───────┐                       ┌───────┐       ┌───────┐ ─────────────────────────┘       └───────┘       └───────────────────────┘       └───────┘       └──         █0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0█0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0█  M0    ┌─┐       ┌───────┐       ┌───────┐       ┌───────┐       ┌───────┐       ┌───────┐       ┌────── ───┘ └───────┘       └───────┘       └───────┘       └───────┘       └───────┘       └───────┘         █1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1█1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1█  N2    ┌─┐ ┌─────────────────────────────────────────────┐ ┌──────────────────────────────────────────── ───┘ └─┘                                             └─┘   █1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1█1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1█  COLOR    ┌─┐   ┌───────────────────────────────────────────┐   ┌────────────────────────────────────────── ───┘ └───┘                                           └───┘   █1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1█1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1█  SRLD/    ┌─┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌───┐ ┌── ───┘ └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   └─┘   █1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1█1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1█  SRCK    0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0    1 2 3 4 5 6 7 8 9 A B C D E F 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 1 2 3 4 5 6 7 0    ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌ ───┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘   █1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0█1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0█  x      ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐   ┌───┐ ─────┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └───┘   └──   █0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0█0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0█  y          ┌───────┐       ┌───────┐       ┌───────┐       ┌───────┐       ┌───────┐       ┌───────┐ ─────────┘       └───────┘       └───────┘       └───────┘       └───────┘       └───────┘       └──   █0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0█0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0█  M1                  ┌───────────────┐                               ┌───────────────┐ ─────────────────┘               └───────────────────────────────┘               └──────────────────   █0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0█0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0█  M2                                  ┌───────────────┐                               ┌───────────────┐ ─────────────────────────────────┘               └───────────────────────────────┘               └──   █0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0█0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0█  M4

[gottlieb]

 

Alors là, j'en suis sur le c*l 

Je me suis toujours demandé à quoi correspondait le code que je lisais dans les proms  c'est de l'adressage mais avec l'utilisation des codes présents sur les 2 proms   
 Par exemple : 5DE1 ≡ 0101.1101.111  0.0001 (Adr. 01 )

5 = 0101 en binaire
D correspond au chiffre 13 = 1101 en binaire
E correspond au chiffre 14 = 1110 en binaire
1 = 0001 en binaire

ce qui donne 0101.1101.1110.0001   


Au début, j'ai eu du mal à comprendre mais finalement, c'est super détaillé et bien expliqué  Il n'y a que l'inversion des proms que je n'ai pas tout compris  Le code présent sur la prom référencé PR66 possède le code de la PR65 (une lecture et comparaison avec celles de la carte le confirmera  )
Au final, les 2 proms ne contiennent pas grand chose mais elles peuvent suffire à foutre un sacré bordel 

Merci pour le travail sur les signaux des LS175    je vais pouvoir contrôler tout ça 

Merci, je vais tenter de prendre les signaux dans la semaine 

  pour l'explication

Gottlieb

[gc339]

Les signaux générés par le séquenceur :

• WR TIMING : période où le µP 8080 peut écrire dans les bancs de MK4027 ou dans la RAM 2141.
• N1 et N2 : horloges Φ1 et Φ2 pour le µP 8080, se substituent à celles délivrées usuellement par un 8224.
• CAS et RAS : adressage des MK4027 par colonnes/rangées.
• SRLD : chargement des registres à décalage 74LS166 des pages B, D, E et F.
• SRCK : horloge pixel pour les registres à décalage.
• M0, M1, M2 et M4 : commande des multiplexeurs d'adressage des MK4027.

Un cycle complet du séquenceur comporte 24 périodes élémentaires. Pendant ce cycle :

• Les registres à décalage 74LS166 des pages B, D, E et F sont chargés par le contenu des MK4027 de la page en début de cycle (signal SRLD ) puis ce contenu est décalé au rythme de l'horloge pixel (signal SRCK ). Huit bits ou pixels sont ainsi extraits par page lors d'un cycle du séquenceur.
• Les MK4027 sont accédées trois fois par cycle, ainsi sont générés trois paires d'accès CAS/RAS.
• Les multiplexeurs qui adressent les MK4027 sont donc sollicités six fois par cycle pour soumettre trois adresses différentes.

Le multiplexeur sur le schéma de la "master clock" est composé de trois 74LS153 (89, 90 et 91 ), il aiguille en sortie sur les fils ADR1 à ADR6 :

• Soit les adresses AŌ0 à AŌ11 issues du bus d'adresses du µP 8080.
• Soit les sorties du compteur de blocs de 8 pixels et du compteur de lignes.

Les différents signaux aiguillés sur les fils ADR1 à ADR6 pendant un cycle du séquenceur ne dépendent que des fils M1 et M2 :

┌───────────────┐ ───────────────────────────────┘               └─ M4                ┌───────────────┐ ───────────────┘               └───────────────── M2        ┌───────┐       ┌───────┐       ┌───────┐ ───────┘       └───────┘       └───────┘       └─ M1                        ┌───────┐       ┌───────┐ ───────────────────────┘       └───────┘       └─ M0        .       .       .       .       .       .    AŌ0 .   AŌ6 .    8H .   16V .   AŌ0 .   AŌ6 .  ADR1    AŌ1 .   AŌ7 .   16H .   32V .   AŌ1 .   AŌ7 .  ADR2    AŌ2 .   AŌ8 .   32H .   64V .   AŌ2 .   AŌ8 .  ADR3    AŌ3 .   AŌ9 .   64H .  128V .   AŌ3 .   AŌ9 .  ADR4    AŌ4 .  AŌ10 .  128H .   "0" .   AŌ4 .  AŌ10 .  ADR5    AŌ5 .  AŌ11 .    8V .   "0" .   AŌ5 .  AŌ11 .  ADR6

Par exemple pour la première séquence, quand M1 et M2 sont à 0, ce sont les adresses AŌ0 à AŌ5 qui sont aiguillés sur les fils ADR1 à ADR6. Séquence suivante, quand seul M1 est à 1, ce sont AŌ6 à AŌ11...


Ces fils ADR1 à ADR6 ne sont qu'une étape intermédiaire car ils sont connectés sur les entrées d'autres multiplexeurs propres à chaque page avant d'être appliqués sur les adresses des MK4027 :

Le multiplexeur de la page B est piloté par M1 et M4 :                                ┌───────────────┐ ───────────────────────────────┘               └─ M4                ┌───────────────┐ ───────────────┘               └───────────────── M2        ┌───────┐       ┌───────┐       ┌───────┐ ───────┘       └───────┘       └───────┘       └─ M1                        ┌───────┐       ┌───────┐ ───────────────────────┘       └───────┘       └─ M0        .       .       .       .       .       .   ADR1 .  ADR1 .  ADR1 .  ADR1 .    1V .   CA3B .  A0   ADR2 .  ADR2 .  ADR2 .  ADR2 .    2V .   CA4B .  A1   ADR3 .  ADR3 .  ADR3 .  ADR3 .    4V .   CA5B .  A2   ADR4 .  ADR4 .  ADR4 .  ADR4 .   CA0B .   CA6B .  A3   ADR5 .  ADR5 .  ADR5 .  ADR5 .   CA1B .   CA7B .  A4   ADR6 .  ADR6 .  ADR6 .  ADR6 .   CA2B .   "1" .  A5

Le multiplexeur des pages D, E et F est piloté par M0 et M4 :                                ┌───────────────┐ ───────────────────────────────┘               └─ M4                ┌───────────────┐ ───────────────┘               └───────────────── M2        ┌───────┐       ┌───────┐       ┌───────┐ ───────┘       └───────┘       └───────┘       └─ M1                        ┌───────┐       ┌───────┐ ───────────────────────┘       └───────┘       └─ M0        .       .       .       .       .       .   ADR1 .  ADR1 .  ADR1 . x-16V .  x-1V .   CA3X .  A0   ADR2 .  ADR2 .  ADR2 . x-32V .  x-2V .   CA4X .  A1   ADR3 .  ADR3 .  ADR3 . x-64V .  x-4V .   CA5X .  A2   ADR4 .  ADR4 .  ADR4 .x-128V .   CA0X .   CA6X .  A3   ADR5 .  ADR5 .  ADR5 .   "0" .   CA1X .   CA7X .  A4   ADR6 .  ADR6 .NxADR6 .   "0" .   CA2X .   "1" .  A5                .  x-8V .

Les pages D, E et F sont schématiquement identiques entre elles et sont semblables sur bien des points à la page "B", elles ont cependant les spécificités suivantes :

• Chaque page possède son propre compteur de lignes (Schéma "E" ), le préfixe "x" se substituant à la lettre de la page dans le tableau de droite.
• Les signaux CA0 à CA7 sont propres à chaque page ou bloc de MK4027, c'est pourquoi ils ont été indicés dans les deux tableaux alors qu'ils ne le sont pas en réalité sur les schémas "C" et "D".
• L'intervalle de temps où M2 est au niveau "1" pendant que M0 et M4 sont à "0" est un cas spécial, le signal "x-8V" associé à la page est substitué à l'adresse "ADR6" à travers le multiplexeur 92 (Schéma "E", signal intermédiaire NxADR6 ).

De la mise en cascade de ces multiplexeurs, on peut résumer les adressages consécutifs des blocs de MK4027 pendant un cycle du séquenceur :

Adressage des MK4027 de la page B :                                ┌───────────────┐ ───────────────────────────────┘               └─ M4                ┌───────────────┐ ───────────────┘               └───────────────── M2        ┌───────┐       ┌───────┐       ┌───────┐ ───────┘       └───────┘       └───────┘       └─ M1                        ┌───────┐       ┌───────┐ ───────────────────────┘       └───────┘       └─ M0  . . . . . . . . . . . . . . . . . . . . . . . .    AŌ0 .   AŌ6 .    8H .   16V .    1V .   CA3B .  A0    AŌ1 .   AŌ7 .   16H .   32V .    2V .   CA4B .  A1    AŌ2 .   AŌ8 .   32H .   64V .    4V .   CA5B .  A2    AŌ3 .   AŌ9 .   64H .  128V .   CA0B .   CA6B .  A3    AŌ4 .  AŌ10 .  128H .   "0" .   CA1B .   CA7B .  A4    AŌ5 .  AŌ11 .    8V .   "0" .   CA2B .   "1" .  A5  . . . . . . . . . . . . . . . . . . . . . . . .  ┌─────────┐     ┌─────────┐     ┌─────────┐     ─┘         └─────┘         └─────┘         └───── CAS/  ┌───┐           ┌───┐           ┌───┐           ─┘   └───────────┘   └───────────┘   └─────────── RAS/ ───────────────────────────────────┐ ┌───────────                                    └─┘            MSB/

Adressage des MK4027 des pages D, E et F :                                ┌───────────────┐ ───────────────────────────────┘               └─ M4                ┌───────────────┐ ───────────────┘               └───────────────── M2        ┌───────┐       ┌───────┐       ┌───────┐ ───────┘       └───────┘       └───────┘       └─ M1                        ┌───────┐       ┌───────┐ ───────────────────────┘       └───────┘       └─ M0  . . . . . . . . . . . . . . . . . . . . . . . .    AŌ0 .   AŌ6 .    8H . x-16V .  x-1V .   CA3X .  A0    AŌ1 .   AŌ7 .   16H . x-32V .  x-2V .   CA4X .  A1    AŌ2 .   AŌ8 .   32H . x-64V .  x-4V .   CA5X .  A2    AŌ3 .   AŌ9 .   64H .x-128V .   CA0X .   CA6X .  A3    AŌ4 .  AŌ10 .  128H .   "0" .   CA1X .   CA7X .  A4    AŌ5 .  AŌ11 .  x-8V .   "0" .   CA2X .   "1" .  A5  . . . . . . . . . . . . . . . . . . . . . . . .  ┌─────────┐     ┌─────────┐     ┌─────────┐     ─┘         └─────┘         └─────┘         └───── CAS/  ┌───┐           ┌───┐           ┌───┐           ─┘   └───────────┘   └───────────┘   └─────────── RAS/ ───────────────────────────────────┐ ┌───────────                                    └─┘            MSB/

En fait le mode d'adressage est similaire quelque soit la page "B", "D", "E" ou "F", témoins les deux tableaux au-dessus. Ce qui les différencie vraiment, c'est le compteur de lignes propre à chaque page.
Commentaires sur les périodes d'une séquence :

• Le premier tiers de la séquence est réservé pour que le µP puisse faire des accès à la mémoire vidéo en transparence sans perturber l'affichage à l'écran, aussi bien en lecture qu'en écriture.
  • Premier temps : Les adresses AŌ0 à AŌ5 sont latchées comme adresse ligne dans les MK4027 sur le front descendant du signal RAS/.
  • Second temps : Les adresses AŌ6 à AŌ11 sont latchées comme adresse colonne sur le front descendant du signal CAS/. A ce moment précis, le µP 8080 a la possibilité d'écrire car le séquenceur l'autorise en positionnant le signal "WR TIMING".
• Le second tiers de la séquence permet d'adresser le premier bloc de 1024 octets de chaque page vidéo par les compteurs de blocs de 8 pixels (8H ou x-8H à 128H ou x-128H) et par paquets de 8 lignes (8V ou x-8V à 128V ou x-128V).
  • Premier temps : Le compteur de blocs de pixels est latché en premier avec le bit de poids le plus faible du numéro de paquet de lignes.
  • Deuxième temps : Les autres bits du numéro de paquet sont latchés à leur tour. Les deux bits les plus significatifs sont forcés à "0" pour n'accéder qu'aux 1024 premiers octets de la mémoire de page.
• Le troisième tiers permet de réadresser la mémoire de page avec la donnée lue dans cette même page à l'issue de la période précédente :
  • Premier temps : Le numéro de ligne dans le paquet de 8 plus les 3 bits les moins significatifs de la donnée disponible en sortie des MK4027 à l'issue de la période précédente (CA0_X à CA2_X) sont latchés sur le front descendant du signal RAS/. Les 5 autres bits de cette donnée sont latchés à part dans un registre temporaire 74LS174 sur le front ascendant du signal MSB/ issu du séquenceur.
  • Second temps : Les autres bits de la donnée issus de la période précédente et sauvegardés dans le registre temporaire sont latchés sur le front descendant du signal CAS/. Le bit restant, le plus significatif, est forcé à "1" pour n'adresser que les 2048 derniers octets de la mémoire de page.
• Et enfin une pseudo quatrième période qui est en fait exécutée au tout début du premier tiers de la séquence suivante.
  • La donnée extraite, depuis les 2048 derniers octets de la mémoire vidéo, à l'issue du dernier tiers de la séquence précédente est maintenue en sortie des MK4027 jusqu'à l'avénement du premier front descendant du signal CAS/ attaché à cette nouvelle séquence.
  • Le séquenceur positionne alors le signal "SRLD/" pour autoriser, en synchronisme avec l'horloge pixel, le chargement de ces données dans les registres à décalage des différentes pages.

En conséquence la mémoire vidéo des différentes pages apparait scindée en deux zones :

• La zone basse comportant 1K octets, adressée à partir des compteurs pixels/lignes, délivrant des index vers les bitmaps des sprites à afficher.
• La zone haute de 2K octets chargée avec les bitmaps 8×8 des sprites (ou de morceaux de sprites ).

Ces zones mémoire étant sous le contrôle complet du µP 8080 en charge de les initialiser ou de les modifier à tout moment pendant une partie.

[Little_Rabbit]

Salut,

Alors là gc339, tu me laisses sans voix ! 

Ta capacité d'analyse du fonctionnement de ce PCB, et plus encore le soin apporté à son exposé (chronogramme, passages en polices non proportionnelles, multi-colonnage, etc.) est tout à fait extraordinaire !!

Fais-tu tout ça à la main (les chronogrammes notamment), ou bien t'aides-tu d'un outil dédié à ce genre de rédaction ?

En tous les cas, chapeau ! Et merci de nous faire profiter de tout cela !

A+

[spectroman]

Je suis d'accord avec le petit lapin.

Passer du temps a comprendre, je comprends, c'est un plaisir. Mais passer autant de temps à expliquer dans le moindre détail....
Il te faut LA foi , merci. (Ze Corp: il faut faire un smiley qui applaudit)

D'un autre côté Le gottlieb à tellement l'esprit de partage, qu'il le mérite bien aussi.

En tout cas merci gc339 pour tes lumières.

[gottlieb]

 
Après la folle journée passée au taff, voir tout ce travail que tu a réalisé cg339 me laisse sans voix également 

      Moi qui débute dans l'électronique, j'arrive à comprendre presque tout    Le restant, je me le fait également expliquer par un collègue pratiquant l'électronique en amateur  et après lui avoir présenté ton travail de samedi, il en est resté scotché, du coup, il est reparti avec les schémas, la copie du post et les datasheets pour étudier ça 

      Ma copine va finir par me trouver fou  , je jongles avec 2 portables (1 sur gamo et un pour les datasheets) et les schémas en permanence pour suivre toutes tes explications pour comprendre le fonctionnement et  cheminement des signaux  Ce qui me prend le plus de temps est la recherche des entrée sortie qui sont mal écrite sur les plans 

Salut,

Alors là gc339, tu me laisses sans voix ! 

Ta capacité d'analyse du fonctionnement de ce PCB, et plus encore le soin apporté à son exposé (chronogramme, passages en polices non proportionnelles, multi-colonnage, etc.) est tout à fait extraordinaire !!

Fais-tu tout ça à la main (les chronogrammes notamment), ou bien t'aides-tu d'un outil dédié à ce genre de rédaction ?

En tous les cas, chapeau ! Et merci de nous faire profiter de tout cela !

A+

Pour les chronogramme, je voulais également te poser la même question  Il sont très bien fait et très compréhensible 

Je suis d'accord avec le petit lapin.

Passer du temps a comprendre, je comprends, c'est un plaisir. Mais passer autant de temps à expliquer dans le moindre détail....
Il te faut LA foi , merci. (Ze Corp: il faut faire un smiley qui applaudit)

D'un autre côté Le gottlieb à tellement l'esprit de partage, qu'il le mérite bien aussi.

En tout cas merci gc339 pour tes lumières.

Tout à fait d'accord avec toi spectroman Pour le smiley, je ne sais pas lequel pourrait représenté mon ressenti tellement il est grand 

Cela me ferait presque verser une larme, quand je vois toute l'aide que je reçois  Tout le mérite est plus pour vous tous qui m'aidez, à faire revivre cette borne    Moi qui suis un novice en électronique  j'en apprend énormément de ce dépannage 

Maintenant, il va falloir que je trouve le temps de sortir les chronographes 

Un grand merci à tous

Gottlieb

[AsPiC]

Je pense que cette suite de post mérite un gros

Ça fais plaisir de voir une telle entraide.